在数据中心“共封装光学（CPO）”的机构激烈角逐中，台积电已凭借博通与英伟达的实地产品落地占据先发优势。然而，调研电赢三星电子正将战略重心转向更具挑战性的台积下一阶段——异构计算封装。
7月12日，现的O星下场研究机构 PhotonCap 发布实地调研文章指出，押注面向交换机的机构 CPO 技术已从验证阶段正式迈入客户部署期。台积电在制造与先进封装领域的实地实力，已通过首批顶级商业项目得到验证。调研电赢但未来的台积竞争格局远比眼前的交换机 CPO 复杂：当光学 I/O 深入至异构计算芯片（XPU）与高带宽内存（HBM）所在的封装核心时，主导三者协同设计的现的O星下场厂商将重塑行业竞争维度。
7月9日，押注三星电子高级副总裁 Won-Kyoung Choi 在 Nano Korea 大会上透露，机构公司正在开发 2.xD 先进封装，实地旨在将 HBM、调研电赢逻辑芯片与硅光芯片整合于同一封装内。这一战略直指未来 AI 计算封装中的光学 I/O 需求。
台积电：当前“交换机CPO”市场的绝对领跑者
在现有的 CPO 市场格局中，台积电处于无可争议的领先地位。
调研数据显示，博通基于台积电 COUPE（紧凑型通用光子引擎）平台的 102.4Tbps CPO 以太网交换机，已向早期客户完成送样。与此同时，英伟达的 Quantum-X 光子交换机已开始出货，Spectrum-X 以太网光子交换机亦进入生产阶段，首批采用者包括 CoreWeave、Lambda 和甲骨文。
这一代产品的核心特征在于：光学引擎部署于交换机 ASIC（专用集成电路）附近。其技术基石是台积电成熟的硅光子技术与 SoIC 3D 堆叠能力。在此架构下，竞争焦点集中于光子集成电路（PIC）与电子集成电路（EIC）的堆叠、键合及其与交换机封装的整合。值得注意的是，在此阶段，HBM 并非必要组件。
相比之下，三星公开的“一站式（Turnkey）CPO 方案”路线图将目标设定在 2029 年。若以现有交换机 CPO 的出货量与客户验证进度为衡量标准，三星尚未形成与台积电同频的商业化节奏。
功耗焦虑驱动：光学引擎向计算芯片“逼近”
光学 I/O 从传统的板级（Board-level）向封装内部迁移，最核心的驱动力在于 能耗控制。
三星晶圆代工（Foundry）在 OECC 2026 的展示材料揭示了一个关键的能量阶梯：
- 板级部署：可插拔光模块的单比特能耗约为 10pJ；
- 基板部署：光学引擎置于交换机附近基板时，能耗降至约 5pJ；
- 中介层部署：光学 I/O 深入至 XPU 附近的中介层（Interposer）时，能耗可大幅降至约 2pJ。
这一变化的核心逻辑在于 “缩短电信号传输距离”。光学引擎越靠近计算芯片，电气链路越短，用于补偿板级走线和连接器损耗所需的信号调节便越少。因此，先进封装成为将“物理功耗优势”转化为“商业产品优势”的关键环节。
这并不意味着 CPO 将立即取代可插拔光模块，两者将在不同传输距离和功耗预算下长期共存。但三星的数据预测揭示了明确趋势：可插拔光学市场年增长率超过 25%，而 CPO 市场年增长率高达 150% 以上。资本与研发资源正加速涌向高集成度的光学架构。
两种架构的错位竞争：三星与台积电的战略分歧
将“交换机 CPO”与“XPU-HBM 光学 I/O”混为一谈，会严重低估下一阶段竞争的复杂性。实际上，这是两种截然不同的技术架构：
- 交换机 CPO（当前主流）：
- 架构：光学引擎置于交换机 ASIC 旁（如博通、英伟达产品）。
- 解决痛点：高带宽交换场景下的互连功耗与信号完整性。
台积电护城河：硅光技术、先进键合及交换机封装整合能力。
XPU-HBM 系统光学 I/O 封装（未来方向）：
- 架构：在中介层上同时配置 XPU（或 GPU）、HBM 以及包含 PIC 和 EIC 的光学引擎。
- 核心变化：光学 I/O 不再是交换机外围组件，而是成为“计算封装”的核心部分。
- 三星战略：高管提出的 2.xD 先进封装正瞄准此方向，计划通过面板级再布线层（RDL）中介层扩展系统封装能力，以应对 AI 数据中心对海量带宽的吞吐需求。
对投资者而言，这两种架构的竞争逻辑截然不同：前者考验单一的制造与封装工艺；后者则要求计算、内存、光学和封装在“设计初期”进行深度联合优化。
三星的底牌与多裸片良率的现实约束
三星最大的潜在差异化优势在于其 “三位一体”的业务版图：同时拥有 HBM、逻辑芯片代工和硅光平台。
- 台积电：拥有顶尖逻辑代工、硅光技术与 CoWoS 封装能力，但不生产 HBM。
- 三星：已通过 SF4 基础裸片将 HBM 与其晶圆代工能力连接，并建立了自有硅光平台。这意味着三星理论上可在内部完成 HBM 接口、逻辑 I/O、光学引擎和热管理的联合协同设计，摆脱对外部存储供应商的依赖。
然而，2.xD 封装面临着极严苛的“多裸片良率”考验。当逻辑芯片、HBM、PIC、EIC 和中介层被集成于同一封装时，任一组件的失效都将导致整套昂贵封装的报废。芯片数量增加、封装面积扩大及键合复杂度提升，正成倍放大良率压力与成本风险。
与此同时，竞争对手并未止步：
* 台积电：正推进 COUPE 与 CoWoS 封装的整合，通过成熟的外部生态接入 HBM。
* SK 海力士：正在疯狂补齐先进封装能力，其在美国印第安纳州投资 38.7 亿美元的先进封装工厂将于 2028 年量产，并将 CPO 纳入内存系统技术研发版图。
光学、内存和封装的跨界协同，已成为全产业链的共同发力点。
订单才是检验胜负的唯一标准
台积电赢得了交换机 CPO 的首轮胜利，其优势建立在实打实的客户送样、产品出货和量产进度之上。
三星则在押注下一场战役：试图利用自身在 HBM、逻辑和硅光上的垂直整合能力，在 AI 计算封装领域实现弯道超车。
但市场不应将“技术路线图”等同于“商业护城河”。未来 12 个月，行业最值得追踪的信号只有一个：市场上是否会出现一项具名客户的设计订单，明确要求将 HBM、逻辑芯片和光学 I/O 绑定在同一封装中交由三星代工？
- 若此项订单落地，三星的“三位一体”将从纸面资产转化为真正的商业利器。
- 若迟迟无法兑现，台积电依托领先工艺与外部 HBM 生态所构建的灵活路径，仍将是 AI 巨头们最稳妥的选择。